大家好,小訊來為大家解答以上的問題。risc-v架構(gòu)國內(nèi)龍頭，risc這個(gè)很多人還不知道,現(xiàn)在讓我們一起來看看吧！

1、RISC直接意思就是精簡指令集結(jié)構(gòu)CPU。

2、這個(gè)東西太深?yuàn)W了，只能復(fù)制了，試著自己寫點(diǎn)也刪除了。

3、指令集也可以理解為軟件和硬件之間溝通的橋梁，不同的廠家可能會(huì)用不同的方法來實(shí)現(xiàn)相同的指令集，從而讓遵循相同指令集的軟件可以無需修改即可運(yùn)行。

4、比如我們熟知的Intel和AMD都實(shí)現(xiàn)了x86指令集，這基本上統(tǒng)治了PC的市場。

5、Krste教授決定帶領(lǐng)團(tuán)隊(duì)重新開發(fā)一個(gè)完全開放的、標(biāo)準(zhǔn)的、能夠支持各種應(yīng)用的新指令集，他也得到了RISC的發(fā)明者之一，Dave Patterson教授的大力支持。

6、從2010年夏天開始，大約花了四年的時(shí)間，這個(gè)團(tuán)隊(duì)設(shè)計(jì)和開發(fā)了一套完整的新的指令集，同時(shí)也包含了移植好的編譯器、工具鏈、仿真器，并經(jīng)過數(shù)次流片驗(yàn)證。

7、為了能夠加快開發(fā)的效率，以便能夠快速的評(píng)估和修改設(shè)計(jì)以及提高可復(fù)用性，Chisel作為一種新的硬件構(gòu)建語言也被開發(fā)了出來。

8、簡言之，你可以用scala這種函數(shù)式編程語言去設(shè)計(jì)硬件，并最終能夠生成傳統(tǒng)的Verilog HDL用于ASIC/FPGA，或者生成C++用于仿真。

9、這個(gè)新的指令集叫做RISC-V，“V”包含兩層意思，一是這是Berkeley從RISC I開始設(shè)計(jì)的第五代指令集架構(gòu)，二是它代表了變化（variation）和向量（vectors）。

本文到此分享完畢，希望對(duì)大家有所幫助。

　　免責(zé)聲明：本文由用戶上傳，與本網(wǎng)站立場無關(guān)。財(cái)經(jīng)信息僅供讀者參考，并不構(gòu)成投資建議。投資者據(jù)此操作，風(fēng)險(xiǎn)自擔(dān)。 如有侵權(quán)請(qǐng)聯(lián)系刪除！